PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-197809

(43) Date of publication of application: 11.07.2003

(51)Int.CI.

H01L 23/12 H05K 3/46

(21)Application number: 2001-394694

(21)Application numb

2001 0570

(71)Applicant : SHINKO ELECTRIC IND CO LTD

(22)Date of filing:

26.12.2001


(72)Inventor: IIJIMA TAKAHIRO

MUTSUKAWA AKIO

(54) PACKAGE FOR SEMICONDUCTOR DEVICE, THE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of shortening a conductive circuit from an electrode terminal for a mounted semiconductor element to a capacitor as mush as possible. SOLUTION: In the semiconductor device 10, in which the semiconductor element 12 is mounted on the package 15 for the semiconductor device provided with the capacitor 18 arranged in a circuit base board 14, the capacitor 18 is arranged immediately below the semiconductor element mounting surface of the circuit base board 14 on which the semiconductor element 12 is mounted and, in order to obtain the shortest distance of the conductive circuit electrically connecting the semiconductor element 12 to the capacitor 18, the external connecting terminal 18a of the capacitor 18 is directly connected to the semiconductor element mounting surface of the circuit base board 14 on the other surface side of a connecting pad 32c, whose one surface side directly connected to the electrode terminal



LEGAL STATUS

[Date of request for examination]

26.06.2002

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

12a of the semiconductor element is exposed.

[Date of final disposal for application]

[Patent number]

3492348

[Date of registration]

14.11.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国符許庁 (JP)

(12)公開特許公報(A)

(1!)特許出願公開番号 14年1月9月11日 - 1078月1

(P2003-197809A)

(43) 公開日 平成15年7月11日 (2003.7.11)

(51) Int. Cl. "

識別配号

F I

テーマコード (参考)

II01L 23/12

H05K 3/46

1105K 3/46

Q 5E346

HO1L 23/12

R

番資研求 有 研求項の数16 OL (全10頁)

(21) 出願番号

特顧2001-394694 (P 2001-394694)

(22) 出頗口

平成13年12月26日 (2001, 12, 26)

(71) 出願人 000190688

新光電気工業株式会社

及野県及野市大字栗田字舎利田711番地

(72) 発明者 飯島 隆廣

及野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(72) 延明者 六川 昭雄

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(74) 代理人 100077621

介理士 綿貨 隆夫 (外1名)


最終貝に続く

(54) 【発明の名称】半海体装置用バッケージ及びその製造方法並びに半導体装置

(57) 【废約】

【課題】 搭載した半導体素子の電極端子からキャパシターに至る導電回路を可及的に短縮し得る半導体装置を 提供する。

【解決予段】 回路基板14内にキャパシター18が配設された半導体装置用パッケージ15に半導体案子12が搭載された半導体装置10おいて、該キャパシター18が、半導体案子12が搭載された回路基板14の半導体素子搭載面の直下に配設され、半導体案子12とキャパシター18とを電気的に接続する導体回路が最短距離となるように、回路基板14の半導体素子搭載面には、半導体素子の電極端子12aが直接接続される一面側が露出する接続パッド32cの他面側に、キャパシター18の外部接続端子18aが直接接続されていることを特徴とする。



(2)

特開2003-197809

【特許請求の範囲】

【研求項1】 半導体常子が指載される同路基板内にキャパシターが配設された半導体袋置用パッケージにおいて

該キャパシターが、前記半導体素子が搭載される回路基 板の半導体素子搭載面の直下に配設され。

前記回路基板の半導体来子搭載面に、前記半導体素子の 電極端子の各々が直接接続されるように一面側が露出す る接続パッドが形成されていると共に、

前記接続パッドのうち、前記キャパシターの外部接続端 10 子に対応する半導体素子の電極端子が接続される接続パッドの他而側に、前記キャパシターの外部接続端子が直接接続されていることを特徴とする半導体装置用パッケージ。

【請求項2】 半導体素子が搭載される回路基板内にキャパシターが配設された半導体装置用パッケージにおいて、

越キャパシターが、前記半導体系子が搭載される同路基 板の半導体素で搭載面の直下に配設され、

前記キャパシターの外部接続端子のうち、前記半導体素 20子の電極端子と直接接続される外部接続端子の接続面が、前記半導体素子指載面に露出して形成されていることを特徴する半導体装置用パッケージ。

【湖求項3】 キャパシターが、シリコン基板の両面側に外部接続端子が形成された両面配線型のキャパシターである請求項1又は胡求項2記載の半導体装置用パッケージ。

【請求項4】 同路基板の一面側の半導体案子搭載面に 搭載される半導体案子の電極端子と、前記回路基板の他 面側に形成された基板用外部接続端子とをキャパシター 30 を介して電気的に接続する導体回路が最短距離となるように、前記キャパシターに接続される半導体素子の電極 端子が直接当接する接続パッドから回路基板の他面側に 垂下した垂線方向に基板用外部接続端子が形成され、且 つ前記導体同路が実質的に直線状に形成されている請求 項1又は請求項3配載の半導体装置用パッケージ。

【語求項5】 回路基板の「面側の半導体素子搭載面に 搭載される半導体素子の電極端子と、前記回路基板の他 面側に形成された基板用外部接続端子とをキャパシター を介して電気的に接続する導体回路が最短距離となるよ 40 うに、前記半導体素子の電極端子が直接当接するキャパ シターの外部接続端子の接続面から回路基板の他面側に 垂下した垂線方向に基板用外部接続端子が形成され、且 つ前記導体回路が実質的に直線状に形成されている語来 項2又は語求項3記載の半導体張置用パッケージ。

【請求項6】 回路基板が、多層回路基板であって、前記多層回路基板の一面側の半導体素子搭載面に搭載される半導体素子の電極端子と、前記多層回路基板の他面側に形成された基板用外部接続端子とをキャパシターを介して電気的に接続する導体回路が、各層を預通する度通 50

孔内に企属が充填されて形成されたヴィアが直線状に独層されて形成されている請求項1~5のいずれか一項記載の半導体装置用パッケージ。

【請求項7】 回路基板の一面側に、前社回路基板の補強材として、枠状の金属板が配設されている請求項1~6のいずれか、項記載の半導体装置用パッケージ。

【請求項8】 回路基板内にキャバシターが配設された 半導体装置用パッケージを製造する際に、

金属板の一面側に、搭載される半導体索子の電極端子が 直接接続される一面側を密着状態として形成した接続パッドのうち、前記キャパシターが接続されるキャパシタ 一用接続端子の他面側に、前記キャパシターの外部接続 端子を直接接続した後、

前記接続パッド及びキャパンターの外部接続端子の各々と電気的に接続された導体问路を具備する问路基板を、 前記金属板の一面側に形成し、

次いで、前配金属板の他面側にエッチングを施し、少なくとも前配接続パッドの一面側を含む回路基板の半導体 森子搭載面を露出することを特徴とする半導体装置用パッケージの製造方法。

【 請求項 9 】 回路基板内にキャパシターが配設された 半導体装置用パッケージを製造する際に、

金属板の一面側に、搭載される半導体素子の電極端子が 直接接続される外部接続端子の接続面の一面側を密着状 態とするように、前記キャバシターを載置した後、

前記キャパシターの他の外部接続端子と電気的に接続された導体回路を具備する回路基板を前配金属板の一面側 に形成し、

次いで、前記金属板の他面側にエッチングを施し、少な 0 くとも前記半導体案子の電極端子が直接接続されるキャ パシターの外部接続端子の接続面を含む回路基板の半導 体素子搭載面を露出することを特徴とする半導体装置用 パッケージの製造方法。

【請求項10】 キャパシターとして、シリコン基板の両面側に外部接続端子を形成した両面配線型のキャパシターを用いる調求項8又は調求項9記載の半導体装潢用パッケージの製造方法。

【請求項11】 回路基板の一面側の半導体案子務職面に搭載される半導体案子の電極端子と、前記回路基板の他面側に形成された基板用外部接続端子とをキャパシターを介して電気的に接続する導体回路を最短距離に形成すべく、前記キャパシターに接続される半導体案子の電極端子が直接当接する接続パッドから回路基板の他面側に垂下した垂線方向に基板用外部接続端子を形成し、且つ前記導体回路を実質的に直線状に形成する請求項8又は請求項10記載の半導体接置用バッケージの製造方法。

【 請求項12】 回路基板の一面側の半導体素子搭載面 に搭載される半導体素子の電極端了と、前記回路基板の 他面側に形成された基板用外部接続端子とをキャパシタ (3)

特開2003-197809

3

ーを介して電気的に接続する専体回路を最短距離に形成すべく。前記半導体素子の電極端子と直接接続されるキャパシターの外部接続端子の接続面から回路基板の他面側に垂下した垂線方向に基板用外部接続端子を形成し、且つ前記導体回路を実質的に直線状に形成する語求項9 又は翻求項10記載の半導体装置用パッケージの製造方法。

【請求項13】 回路基板としての多層回路基板を形成する際に、前記多層回路基板の一面側の半導体案子搭載面に搭載する半導体案子の電極端子と、前記多層回路基板の他面側に形成した基板用外部接続端子とをキャバシターを介して電気内に接続する導体回路を、各層を貧道する貫通孔内に金属を充填して形成したヴィアを直線状に積層して形成する請求項8~12のいずれか一項配載の半導体装置用バッケージの製造方法。

【調求項14】 回路基板の半導体索子搭載面を覆う部分をエッチングで除去した枠状の金属板を、前記回路基板の補強部材として用いる調求項8~13のいずれか一項記載の半導体装置用バッケージの製造方法。

【翻求項15】 翻求項1記載の半導体装置用バッケー 20 ジの半導体素子搭載面に、半導体素子が搭載された半導 体装置であって、

該半導体会置用バッケージに配設されたキャバシターの 外部接続端子が他面側に直接接続された接続パッドの一 面側に、半導体素子の電極端子が直接接続されているこ とを特徴とする半導体装置。

【請求項16】 請求項2記載の半導体装置用バッケージの半導体索子搭載面に、半導体素子が搭載された半導体装置であって、

該半導体装置用バッケージに配設されたキャバシターの 30 外部接続端子の接続面に、半導体素子の電極端子が直接 接続されていることを特徴とする半導体装置。

【発明の辞細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置用バッケージ及びその製造方法並びに半導体装置に関し、更に詳細には半導体案子が搭載される回路基板内にキャバシターが配設された半導体装置用バッケージ及びその製造方法並びに半導体装置に関する。

[0002]

【征米の技術】近年、半導体装置は、搭載される半導体素子の動作周波数が高周波化されつつあり、これに伴ない半導体系子に供給する電原等の安定化を図ることが必要となってきている。このためには、半導体来子を搭載する半導体装置用パッケージ内に、チップコンデンサ等のキャパシターを設けることがなされている。この様に、チップコンデンサ等のキャパシターが内設された半導体装置用パッケージを用いた半導体装置として、本発明者の一人は、先に特願2000-276514明細書において、図12に示す半導体装置を提案した。図12 50

に示す半導体装置100は、多層同路基板である半導体 装置用バッケージ104 (以下、単にバッケージ104 と称する)に半導体業「102が搭載されて形成されて おり、半導体装置用バッケージ104は、ガラスエポキ シ基板等から成る板状のコア材106の両面に、導体バ ターン108,108・・が多層に形成されている。多 層に形成された導体バターン108,108・・は、コ ア材106を貫通するヴィア110、110や絶縁層1 14.114・・を質通するヴィア112,112等に より電気的に接続されている。かかるバッケージ104 には、コア材106にルータ等によって形成された凹部 116内に、キャパシター118が内挿されている。こ のキャバシター118は、シリコン基板118aの一面 側に形成された誘電材料から成る皮膜118bの表面に 得電性皮限118cが形成されたものである。かかるキ ャパンター118は、凹部116の内壁面に沿って形成 された金属めつき皮膜120上に導電性接着材122に よって接着されている。

[0003]

【発明が解決しようとする課題】図12に示す半導体装 置100によれば、キャバシター118を搭載した半導 体素子102の近傍のパッケーシ104内に設けること ができ、半導体※子102に供給する電源等の安定化を 図ることできる。このため、動作周波数が高周度化され た半導体素子102を搭載しても、電源等の不安定化に 因る誤動作を防止できる。しかしながら、図12に示す 半導体装置100でも、更に一層高速化(高周変化)さ れた半導体素子を搭載する場合には、半導体素子に供給 する電源等の更に一層の安定化が要論されることを知っ た。本発明者等は、図12に示す半導体装置100につ いて、更に一層高速化(高周波化)された半導体素子を 搭取した場合. 半導体素子102に供給する電源等ので 定化を図ることができない原因について検討した。この 半導体装置100では、キャパシター118がパッケー ジ104の略中間部を形成するコア106に形成された 門部116内に内挿されていると共に、 搭載された半導 体案 F102の電極端子からキャバシター118に至る 導電回路が屈曲されて形成されている。このため、半導 体案 f102の電極端子からキャパシター118に至る 専電回路が長く且つ接続個所も多くなり、半導体装置1 40 00の外部接続堀子から半導体素子102に至る導館回 路のインダクタンスが大きくなることに起因し、半導体 茶子102に供給する電源等が不安定となり易いことが 判明した。そこで、本発明の課題は、搭載した半導体素 子の電極端子からキャパシターに至る導電回路を可及的 に短縮し得る半導体接置用パッケージ及びその製造方法 並びに半導体装置を提供することにある。

[0004]

【課題を解決するための手段】本発明者等は、前記課題 を解決するには、パッケージ104の半導体系 f 102 (4)

10

特開20U3-197809

5

の搭載面に形成される、半導体柔子102の電極端子と 接続される接続バッドに、キャバシター118の外部接 統端 「を直接接続するように、キャパシター118をパ ッケージ104に内設することが有効であると考え検討 した結果、本発明に到達した。すなわち、本発明は、半 海体系子が搭載される回路基板内にキャパシターが配設 された半導体装置用パッケージにおいて、該キャバシタ 一が、前記半導体系子が搭載される回路基板の半導体系 子搭載面の直下に配設され、前記回路基板の半導体系子 搭載面に、前記半導体素子の電極端子の各々が直接接続 されるように一面側が露出する接続パッドが形成されて いると共に、前記接続パッドのうち、前記キャパシター の外部接級端子に対応する半導体素子の電極端子が接続 される接続パッドの他面側に、前記キャバシターの外部 接続端子が直接接続されていることを特徴とする半導体 娑篋用バッケージにある。

【0005】更に、本発明は、回路基板内にキャパシタ 一が配設された半導体装置用パッケージを製造する際 に、金属板の一面側に、搭載される半導体素子の電極端 子が直接接続される一面側を密着状態として形成した接 20 **続パッドのうち、前配キャパシターが接続されるキャバ** シター用接続端子の他面側に、前記キャパシターの外部 接続端子を直接接続した後、前記接続パッド及びキャパ シターの外部接続端子の各々と電気的に接続された導体 回路を具備する回路基板を、前記金属板の一面側に形成 し、或いは金属板の一面側に、搭載される半導体糸子の 電極端子が直接接続される外部接続端子の接続面の一面 側を密着状態とするように、前記キャパシターを載置し た後、前記キャパシターの他の外部接続端子と電気的に 接続された導体回路を具備する回路基板を前記位属板の 一面側に形成し、次いで、前記金属板の他面側にエッチ ングを施し、少なくとも前記接続パッド又は前記半導体 **添子の電極端子が直接接続されるキャパシターの外部接** 統端子の接続而を含む回路基板の半導体素子搭載面を翻 出することを特徴とする半導体装置用パッケージの製造 方法にある。また、本発明は、前述した半導体装置用バ ッケージの半導体系子搭載面に、半導体系子が搭載され た半導体装置であって、該半導体装置用バッケージに配 設されたキャパシターの外部接統端子が他面側に直接接 **就された接続バッドの一面側に、或いは該半導体装置用** パッケージに配設されたキャパシターの外部接続端子の 接続面に、半導体案子の電極调子が直接接続されている ことを特徴とする半導体装置でもある。

【0006】かかる本発明において、キャバシターとして、シリコン基板の両面側に外部接続端子を形成した両面配線型のキャパシターを用いることによって、半導体系子の電極端子とパッケージの外部接続端子とを、キャパシターを介して電気的に接続する場体回路の良さを更に短縮できる。更に、回路基板の一面側の半導体素子搭載面に形成し、キャバシターの外部接続端子と直接接続 50

したキャパシター用技続パッドと、前記回路基板の他面 側に形成した基板用外部接網端子とをキャバシターを介 して電気的に接続する導体回路を、最短距離とするに は、前記キャパシター用接続バッドから回路基板の他面 側に垂下した垂線方向に基板用外部接続端子を形成し. 且つ前記導体回路を実質的に直線状に形成することが好 ましい。かかる回路基板を多層回路基板とする場合に は、前記多層回路基板の一面側の半導体素子搭載面に形 成したキャバシター用接続バッドと、前記多層回路基板 の他面側に形成した基板用外部接級端子とをキャパシタ ーを介して電気的に接続する導体回路を、各層を貫通す る貫通孔内に位属を光項して形成したヴィアを頂線状に **種屋して形成することにより、回路基板の他面側に形成** した基板用外部接続端子とをキャパンターを介して電気 的に接続する導体回路を最短距離とすることができる。 【0007】本発明に係る半尋体装置用パッケージ(以 下、単にパッケージと称することがある)では、その半 導体素子搭載面に半導体素子を搭載すると、キャパシタ 一の外部接続端子と対応する半導体衆子の電極端子は、 半導体索子搭載面に一面側が露出して形成された接続バ ッドのうち、他面側にキャパシターの外部接続端子が直 接接続されている接続パッドの一面側に直接接続され る。取いはキャパシターの外部接続端子と対応する半導 体業子の電極端子は、半導体素子搭載面に露出している キャパシターの外部接続端子の接続面に直接接続され る。このため、半導体系子の電極端子とキャパシターの 電極端子とは、接続パッドを介して或いは直接接続され る結果、両端子間の導体回路距離を可及的に短く几つ接 統個所も少なくでき、半導体素子の電極端子とキャバシ ターの電極端子とを電気的に接続する場体回路のインダ

[0008]

クタンスを低くできる。

【免明の実施の形態】本発明に係る半導体装置を図1に 示す。図1に示す半導体装置10は、キャバシター18 が内設された半導体装置用パッケージ14 (以下、バッ ケージと称することがる)の一面側には、補強材として の枠状の金属板11が裨樹脂層13を介して接合され、 金属板11が砕状に関口されて形成された半導体素子搭 敬されている。このパッケージ14は、導体パターン1 6, 16・・が形成された絶縁層としての樹脂層14 a. 14b. 14cが積層された多層回路基板であっ て、各層に形成された導体パターン16、16・・は、 各層を貫通して形成されたヴィア20,20・・により 電気的に接続されている。かかるパッケージ14の他面 側には、 基板用外部接線端子としてのはんだポール 2 4,24・・が装着されており、はんだポール24、2 4・・は、導体バターン16及びヴィアと0等から成る 導体同路によって半導体素子12の電極端子と電気的に 接続されている。尚、バッケージ14の他面側には、は

んだボール24、24・・の部分を除きソルグーレジス ト23によって覆われている。

【0009】このバッケージ14に内設されたキャパシ ター18は、図2に示す様に、シリコン基板22の両面 側に外部接続端子18a, 18a, 18b, 18bが形 成された両面配線型のキャパシターである。かかるシリ コン基板22には、貫通する貫通孔42が形成されてお り、シリコン基板22の一面側及び貫通孔42の内壁面 には、酸化膜層26が形成されている。かかる酸化膜層 26上には、導体パターン46a及び52bから成る専 10 パッケージ14は、図4〜図6に示す方法で製造でき 体回路と導体パターン52aから成る導体回路とのう ち、導体パターン46aと導体パターン52aとが、誘 電体層48を挟み隣接して形成されており、導体パター ン46a及び52hから成る導体回路と導体バターン5 2 a から成る導体回路との各一端部側には、パンプ状の 外部接続端子18a, 18aが形成されている。更に、 この両導体回路の各他端部には、シリコン基板22を貸 通する黄通孔42,42内にめっき等により金属が充填 されて形成されたヴィアを経由してシリコン基板22の 他面側に延出され、接続面が平坦面に形成された外部接 20 統端于18b、18bに接続されている。

【0010】、かかるキャバシター18の一面側に形成

されたパンプ状の外部接続端子18 a. 18 aは、図1 及び図3に示す様に、パッケージ14の半導体素子搭載 而に形成され、一面側が半導体素子12の電極端子が直 接接続された接続パッド32、32・・のうち、キャバ シター用接続パッド32c,32cの他面側に直接接続 されている。したがって、半導体素子12の電極端子 (はんだパンプ) 12a, 12aとキャパシター18の 一面側に形成された外部接腕端子18a, 18aとは. 扱統パッド32c, 32cを介して接続されており、図 12に示す半導体装置100の半導体業子102の電極 端 ∫ とキャバシター118とを電気的に接続する場体回 路に比較して、短距離で且つ接続個所も少なくできる。 【0011】かかるキャパシター18の他面側に形成さ れた外部接続端子18b, 18bは、パッケージ14の 他面側に装着された基板用外部接続端子としてのはんだ ボール24、24と、各層に形成されたヴィア20、2 0・・が傾履されて形成された導体回路によって電気的 に接続されている。図1に示す半導体装置10では、キ 40 ャパシター用接続パッド32c.32cとはんだボール 24.24とを、キャパシター18を介して電気的に接 試する、ヴィア20、20・・が種層されて形成された 導体同路を、最短距離となるように形成することによっ て、 導体回路のインダクタンスを更に低下できる。 ここ で、「最短距離」とは、キャパシター用接続パッド32 c, 32cからバッケージ14の他面側に垂下した垂線 方向に、はんだボール24、24が形成されていると共

に、キャパシター用接続パッド32c、32cとはんだ

ボール24.24を接続する等体回路が実質的に直接状 50

(5)

将明2003、197809

に形成されていることを言う。

【0012】図1に示す半導体装置10の様に、接続バ ッド32,32・・とはんだボール24,24・・とを 接続する導体回路が、各層に形成されたヴィア20、2 0・・が積層されて形成されている場合、ヴィア20, 20・・は、銅等の金属が光頃されて形成された元頃ヷ ィアとすることが、形成したヴィア20の端面を平坦化 し励く、ヴィア20、20・・を直線状に積層し易くな る。かかる図1~図3に示す半導体装置10を構成する る。先ず、銅等の金属から成る金属板11aの…面側 に、ポリイミド等の樹脂を塗布して薄樹脂層13を形成 する [図4 (a)] 、更に、 再樹脂層 13の表面上に無 電解めっき等によって綱等の稗膜金属層を形成し、この 神阪金属神阪を鉛電圏とする館解めっきにより形成した 金属層に、フォトリソ法等の公知の方法でパターニング して接続パッド32、32・・を形成する [図4 (b)], この接続バッド32, 32・・は、金属板1 1 aに形成された薄樹脂屬13に、半導体素-f12の電 極端子が直接接続される一面側が密着状態で形成され る。かかる接続パッド32、32・・のうち、キャパシ ター用接続パッド32c、32cの他面側に、キャパシ ター18の一面側に形成された外部接続堀子18a,1 8 を、はんだ等のろう材を用いて接合してキャパシター 18を搭載する [凶4 (c)] 。この様に、キャバシタ 一18が搭載された金属板11aの一面側には、キャバ シター18の他面側に形成された外部接続端子18b. 18 bが樹脂で使われるように、樹脂屬14aをラミネ ートする [凶4(d)] 、この樹脂層14aは、エポキ シ. ボリイミド、ボリフェニレンエーテル等の樹脂の量 布、或いはこれらの樹脂から成る樹脂シートの稻層によ って形成できる。

【0013】形成した樹脂層14aにエッチングやレー ザによって、ヴィア形成用の凹部34、34・・を形成 する [凶4 (e)]。この凹部34,34·・の底而に は、接続パッド32やキャパシター18の外部接続端子 18 bが露出する。かかる凹部34,34・・の底面及 び内壁面を含む樹脂層l4aの全面に、無電解めっき等 により形成した銅等の金属薄膜を給電層とする電解めっ きを施し、凹部34,34・・を鋼等の企属で充垣する と共に、金属層36を形成する [図4(f)]。この電 解めっきとしては、 陶極と陰極とが所定の周期で反転す るPR電解めっきを採用することが好ましい。特に、四 **削34.34・・内に銅等の金属を充填するフォワード** 電流を抗す脇極と陰極とが所定の周期で反転し、このフ オワード電流の流れる方向と反対の方向にリバース電流 を流すPRで電解めっきによって、凹部34、34・・ 内の金属薄膜にに金属皮膜を形成した後、凹部34、3 4・・内の残余の部分に、直流電流を流す直流電解めっ きを施して鋼等の金属を充填してヴィア20,20・・

(6)

20

特開2003-197809 10

9

を形成することが、小径の凹部内にも所定時間内で充分に金属を充填してヴィアを形成でき好ましい。かかる電解めっきを終了した後、金属層36の表面を平坦面に形成すべく、金属層36の表面に研磨を施してもよい。

【0014】次いで、金属簡36にフォトリソ法等の公知の万法でバターニングして専体バターン16、16・・を形成する [図4(g)]。 単に、形成した専体バターン16、16・・が樹脂で極われるように、樹脂層14bをラミネートし、形成した樹脂層14bにエッチングやレーザによって、ヴィア形成用の凹部34、34・・を形成する。この凹部34、34・・の底面には、等体バターン16やヴィア20が露出する [図5

(a)]。この様に、樹脂圏14bに形成した凹部34、34・・には、図4(f)の工程と同様にして、ヴィア20及び導体パターン16を形成する。同様にして、樹脂層14bに形成した導体パターン16等が憧われるように形成した樹脂層14cにも、ヴィア20等を形成した後[図5(b)]、樹脂層14cの表面に、基板用外部接続端子としてのはんだボール24が装着されるパッド部分を除いてソルダレジスト23を塗布する[図5(c)]。

【0015】その後、半導体素子12の電極端子12 a、12a・・と接続される接続バッド32、32・・ の一面側を含む半導体素子搭載面を露出すべく、金属板 11 aにエッチングを施す。かかる金属板11 aのエッ テングは、**企属板11a**の全部を除去するものであって もよいが、半線体索子12が搭載される半導体素子搭載 而のみが部分的に露出されるように、金属板11aの半 導体素子搭載面を復う部分のみをエッチングして除去 し、凶6に示す砕状の金属板11で補強されたパッケー 30 シ14を形成することが好ましい。かかる金属板113 にエッチングを施す際に、金属板llaと樹脂層l4a との間の薄樹脂層13は、通常、金属板11aをエッチ ングするエッチング液にはエッチングされず、金属板1 1 a の半導体素子搭載面を覆う部分のエッチングが終了 したときには、それ以上のエッチングが進行しない。こ のため、接続パッド32の一面側がエッチングされる過 剰エッチングを防止できる。更に、金属板11aと異な る色彩の樹脂から成る薄樹脂屬13を形成しておけば、 金属板 l l a のエッチングを施す部分のエッチングが終 40 了したとき、その部分の色彩が代わり、エッチングが終 了したことを正ちに判断できる。この様に、 金属板 11 3に所要のエッチングが終了した後、薄樹脂層13の露 出部分を、金属板11aをエッチングすることなく再樹 **桁隔13をエッチングするエッチング板によってエッチ** ングし、接続バッド32、32・・の・面側を露出す

【0016】図6に示すパッケージ14に半两体素了1 2を搭載して図1に示す半導体装置10を得るには、樹 脂層14cの表面に形成したパッド上にはんだポールを 50

載置した後、リフローを施すことによって、基板用外部 接統端子としてのはんだボール24を装着できる。次い で、砕状に形成された金属板11の閉口部に露出する樹 脂間14mの半導体系了搭載面に、半導体素子12を搭 載する。その際に、半導体素 F12の電極端子(はんだ バンプ) 12a, 12a・・の各々を対応する接続パッ ド32の一面側に当接し、リフローして接合することに よって、図1に示す半導体装置10を形成できる。図1 に示す半導体装置10では、キャパシター18の外部接 統端子18a, 18bとキャバシター用接続パッド32 c. 32cを介して接続されている半導体素子12の電 極端子12a、12aのうち、一方の電極端子を電源用 とし、他方の電極端子を接地用とすることによって、半 **導体素子12に供給する電源等の安定化を図ることでき** ろ、このため、動作周波数が高周波化された半導体系子 12を搭載しても、電源等の不安定化に因る誤動作を防

【0017】ところで、図1〜図6に示すキャバシター18としては、市販されているキャバシターを用いることができるが、市販されていない場合には、図7に示す方法で得ることができる。先ず、シリコン基板40の・面側に開口するヴィア形成用の凹部42a、42aを形成し、凹部42a、42aの内面を含むシリコン基板40の一面側の全面に酸化膜44を形成する[図7

(a)]。この凹部42a、42aは、レーザや反応性イオンエッチング(RIE)によって形成できる。かかる酸化版44の全面に、Ti-Cuから成る静阪金属層をスパッタ等で形成した後、薄膜金属層を給電層とする電解めっきで凹部42a、42aの銅等の金属で充填すると共に、薄膜金属層上に所定厚さの金属層を形成する。次いで、形成した金属層にフォトリソ法等の公知の方法でパターニングを施し、導体パターン46a等を形成する[図7(b)]。

【0018】

場体パターン46

a等が形成されたシリコ ン基板40の一面側の全面に、Ti-Ptから成る密滑層を スパッタ等で形成した後、SrTiO, BaTiO, TaO, 等の誘 電体層48aをスパッタで形成する[凶7(c)]、こ の誘電体層48aには、フォトリソ法等の公知の方法バ ターニングを施して導体パターン46aを覆う誘電体層 48のみを残すと共に、誘電体層48にヴィア穴50a を形成する [図7 (d)]。かかる誘電体層48等が形 成ざれたシリコン基板40の一面側の全面には、Ti-Cu から成る解膜企属層をスパッタ等で形成した後、解膜企 応層を給電層とする電解めっきによって、**ワィア**穴50 aに銅等の金属を充填してヴィア50を形成すると共 に、所定厚さの銅等から成る金属層52を形成する[図 7(モ)]、形成した金属層52には、フォトリソ法等 の公知の方法パターニングを施し、海体パターン52a と、ヴィア50により導体パターン463と電気的に接 於された導体バターン52bとを形成する[図7

(7)

特朗 2 0 0 3 - 1 9 7 8 0 9 12

u

【0019】その後、シリコン基板40の他面側を研磨し、凹部42a,42aの底部を除去して質通孔42とし、質通孔42内の充填金属の端面を露出することにより、ヴィア52,52を形成する[図7(g)]。この様にヴィア52,52の端面が露出するシリコン基板22の他面側には、図2に示す様に、ヴィア52、52の露出端面を除いてエボキシ、ボリイミド等の保護局17を形成した後、接続面が平坦な外部接続端子18b,18bを蒋体パターン52a,52b,46aと同様な方法で形成し、図2に示すキャパシター18を得ることができる。図2に示すキャパシター18では、導体パターン46a及び52bから成る導体回路と導体パターン52aとが誘電体層48を挟み隣接して形成されており、キャパシター機能を奏する。

【0020】この様にして得られた図2に示すキャパシ ター18が搭載された図]に示す半導体装置10では、 キャバシター18の外部接続端子18a, 18aと半導 体柔子12の電極端子12a,12aは、キャバシター 用接続バッド32cを介して電気的に接続されている。 この点、図8に示す半導体装置10では、キャバシター 18の一面側に形成された外部接続端子18c、18c の平坦な接続面に半導体索子12の電極端子12点,1 2 1 が直接接続されており、図1に示す半導体装潢10 よりも更にキャパシター18と半導体素子12との間の 導体回路距離を短縮できる。すなわち、図8に示す半導 体装置10に用いたキャパシター18は、図9に示す様 30 に、他の電子部品の端子と接続される外部接続端子18 b. 18cの授統面は平坦面に形成されている。このた め、キャパシター18が配設されたパッケージ14で は、凶10に示す様に、半導体素子搭載面に外部接続端 子18c,18cの平坦な接続面が露出しており、半導 体素 f 12の対応する電極端子12a, 12aと直接接 貌できる。

【0021】かかる図9に示すキャパシター18の他面側に形成された外部接級端子18b. 18bは、図8及び図10に示す様に、パッケージ14の他面側に装着さ 40れた基板用外部接続端子としてのはんだボール24. 24と、各層に形成されたヴィア20、20・・が積層されて形成された導体回路によって電気的に接続されている。このため、図8に示す半導体装置10では、半導体素子12の電極端子12a、12aが直接接続されるキャパシター18の外部接級端子18c、18cとはんだボール24、24とを、キャパシター18の本体を介して電気的に接続する、ヴィア20、20・・が積層されて形成された導体回路を、最短距離となるように形成することによって、導体回路のインダクタンスを更に低下 50

できる。ここで、「最短距離」とは、半樽体来子12の 電極端子12a、12aが直接接続されるキャパシター 18の外部接続端子18c、18cからパッケージ14 の他面側に垂下した垂線方向に、はんだボール24、2 4が形成されていると共に、キャパシター18の外部接 統端子18c、18cとはんだボール24、24を接続 する導体回路が実質的に直接状に形成されていることを 言う。

【0022】かかる図9に示すキャバシター18は、図 7に示すキャパシター18の製造工程のうち、図7 (f) の工程を除いて略同一工程で得ることができる。 この図7(f)の工程では、フォトリソ法等の公知の方 法パターニングを施し、専体パターン52aと、ヴィア 50により導体パターン46aと電気的に接続された導 体パターン52 bとを形成する際に、はんだパンプから 成る外部接統端子18a, 18a (図2) に代えて、半 将体系子】2の電極端子(はんだパンプ)12a,12 aと授税し待る平坦な接続面を具備する外部接統端子1 8c. 18cを導体パターン52a, 52bに形成す る。この様にして得られた図りに示すキャパシター18 を用いて図8に示すパッケージ14を形成する際も、図 4~図6に示す製造工程と略同一工程で得ることができ るが、凶4 (a) ~ (c) の工程を図11 (a) ~ (c) にポす工程に変更する。すなわち、銅等の金属か ら成る金属板11aの一面側に、ポリイミド等の樹脂か ら成る薄樹脂層13を形成した後 [図11 (a)]、 瀬 樹脂層13の表面上に無電解めっき等によって形成した 銅等の金属稗膜を給電層とする電解めっきにより形成し た金属層に、フォトリソ法等の公知の方法でバターニン グレて接続バッド32、32・・を形成する [図11 (b)]、この工程では、図4 (b) に示す工程の様 に、キャパシター用接続パッド32c, 32cを形成し ない。このため、形成された接続パッド32.32・・ は、パッケージ14を構成するキャパシター18以外の **導体バターン等に接続されるヴィア20と接続される。** 【0023】次いで、再樹脂圏13が露出している部分 に、図9に示すキャパシター18を確定する [図11 (c)]、この際に、キャバシター18の外部接続端子 18c,18cの平坦な接統面が薄樹脂層13の露出面 に当接するように、キャパシター18を載置する。その 後、図4 (d) ~ (g)、図5 (a) ~ (c) 及び図6 に示す各工程を通過することによって、図8に示す半導 体装置を構成するバッケージ14を得ることができる。 以上、説明してきた半導体装置10を形成するバッケー ジ14は、三層の多層回路基板であったが、三層以上の 多層基板としてもよく、単層のパッケージであってもよ い。また、半碘体装置10には、その半導体菜予搭載面 に、枠状の金属板11を残しているが、パッケージ14 の剛性が充分であれば、金属板11aの全てをエッチン グで除去してもよく、基板用外部接続端子としてはんだ

(8)

特開2003-197809

ボール24を装着しているが、ピンであってもよい。 [0024]

13

【発明の効果】本発明によれば、搭載した半海体深子の 電極端子からキャパシターに全る場面回路を可及的に短 縮できるため、高速化(高周被化)された半導体素子を 搭載しても、半導体素子に供給する電源等の安定化を図 ることができ、半導体装置の信頼性を向上できる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の一例を説明するため の凝断面図である。

【図2】図1に示す半導体装置を形成する半導体装潢用 パッケージに配設されるキャバシターの一例を説明する 縦断面凶である。

【図3】図1に示す半導体装置の部分拡大図である。

【図4】図1に示す半導体装置を構成する半導体装潢用 バッケージを製造する製造工程の一部を説明する工程図 であろ。

【図5】図4に示す製造工程の続きの工程を説明する工 程図である。

【凶6】図5に示す製造工程の統合の工程を説明する工 20 接続端子 程図である。

【図7】図2に示すキャバシターの製造工程を説明する 工程図である。

【凶8】本発明に係る半導体装置の他の例を説明するた めの縦断面図である。

【図9】図8に示す半導体装置を形成する半導体装置用

パッケージに配設されるキャパシターの他の例を説明す る縦断而図である。

【図10】図8に示す半導体装置の部分拡大図である。

【図11】図8に示す半導体装置を構成する半導体装置 用パッケージを製造する製造工程の一部を説明する工程 凶である。

【図12】従来の半導体装置を説明する縦断面図であ る。

【符号の説明】

10 半導体装置

11 枠状の金属板

lla 金属板

12 半導体素子

12a 半導体素子12の電極端 f

14 半導体装置用バッケージ

14a, 14b. 14c 樹脂層

16 導体パターン

18 キャバシター

18a.18b , 18c キャパシター18の外部

20 ヴィア


24 はんだボール (外部接続端子)

32 接続パッド

32c キャパシター用接続パッド


36 金属層

[図1] [图2] 【図9】




(9)

彩翔2003…197809



(10)

特別2003-197809



フロントページの統き

F ターム(参考) 5E346 AA02 AA03 AA12 AA15 AA43 AA60 BB01 BB11 BB16 CC10 CC31 DD03 DD31 EE31 FF04 FF45 CG28 HH05